PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-088546

(43)Date of publication of application: 06.05.1986

(51)Int CI.

H01L 25/04

(21)Application number: 59-209235

(71)Applicant: FUJITSU LTD

(22)Date of filing:

05.10.1984

(72)Inventor: KOBAYASHI MASANORI


WADA KUNIHIKO

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE. To relax the limitation of a connection, and to improve area efficiency by boring a through-hole to a semiconductor chip positioned at an upper section, flowing solder into the through-hole and mutually connecting two semiconductor chips each having circuits and the pads through insulating films on surface layer sections when the chips are superposed and chipon-chip structure is formed.

CONSTITUTION: An insulating film 1c is applied onto the surface of a semiconductor substrate 16 to which a circuit is formed, a connecting pad 3a is shaped onto the film 1c, and the pad 3a is surrounded by an insulating film 1d while being connected to the predetermined section of the circuit, thus forming a first semiconductor chip 1a. A second semiconductor chip 2a stacked onto the chip 1a is also constituted by a connecting pad 4a through a semiconductor substrate 2b and an insulating film 2c, but an opening 4b penetrating the pad 4a and a through-hole 6 penetrating the substrate 2b are bored



to the chip 2a when the chips 1a and 2a are superposed. A lower hole 6a is also bored to the film 1d exposed into the hole 6, the side wall of the hole 6 is coated with an insulating film 6b, solder 5a is flowed into the hole 6, and the two pads 6 and 4a are connected with each other.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

옐日本国特許庁(JP)

@ 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61 - 88546

@Int_Cl_*

識別記号

正

厅内整理番号

母公開 昭和61年(1986)5月6日

H 01 L 25/04

7638-5F

審査請求 未請求 発明の数 1 (全3頁)

母発明の名称 半導体委置

> **6045** 图 四59-209235

母出 願 昭59(1984)10月5日

砂発 明 君 小 林

川崎市中原区上小田中1015番地 富士通株式会社内

川崎市中原区上小田中1015番地 富士通株式会社内

砂発 明 者 和田 邦 瑟 仓出 関 人 富士通株式会社

川崎市中原区上小田中1015番地

升理士 松岡 宏四郎 砂代 理 人

1 発明の名称

)

半導体签置

2. 99許福末の範囲

一王面に第一の鼠路を有する第一の半導体チャ アの暦王由上に、暦第一の単導体チップに対向し ない一主面に第二の屈路を有する第二の半導体チ ップが配設され、原第一の団路の投続パッドとび 第二の国路の投続パッドとが、原身二のチップに 形成され内面に絶縁膜を備えた貫通孔を通して呼 外により接続されてなることを特徴とする半導体 迈置.

3. 発明の評和な説明

「庭菜上の利用分野)

本見明は、半導体チップの上に半導体チップを 铬製してなるチップ・オン・チップ (Chip On Chip)の半導体製図に係り、特に、内チノブ間の 回路投Ķ福退に図す。

大规模系统四路(LSI) 中高级低化、高级和化化 より、近年各種以前の回路を同一LSI内に構成す

る場合が多くなってきた。例えばCnOSとffL 、玉 たはアナログとCHOSのテジタルなどの構成を有す るLSI の要求に対し、同一チップ内に構成するこ とは賢貴工程上閣群である。無理をして強行して も歩智りの点で極めて不利である。

従って、國路機能別に独立のチップを用いれば、 それぞれに最適なプロセスが適用出来、各級修従 の特徴が生かせることになり、そのためてチップ からなる所謂チップ・オン チップのLSI か核ぶ されるようになった。

一万、テップの大きさをウェーハレヘルまで位 大し、従来複数のLSIで構成されていた回名を1 151 に構成する提案も出て来ているが、この際に もチップ・オン・チップが検討の対象となる。

これらのチップ・オン・チップにおいて. 二つ のチップ間の回路接続が必須事項であり、特に設 チップが大型になる場合には、森波統部の位置に 関する初約の少ないことが望まれる。

(従来の技術と見明か解決しようとする問題で; 邪 2 図(A-1) と(A-2) に従来のチップ ォッ

١

新聞昭61-88546(2)

チップの接続を示した中面図に関い前四である。 同週において、1は上面に図示されない第一の 図路を有する第一の半導体チップ。2は上面に図示されない第二の回路を有しチップ1の上に接載 される第二の半導体チップ。3、4は第一と第二 の回路とを接続するためそれをれチップ1、2上 において第一、第二の回路に及けられた接続パッド、5は接続パッド3と4とをボッディッグにより接続する始級フィナである。

この様成のチップ・オン・ナップの投税においては、一般に、供税パッドもはチップ2の周辺耶に配置され、これとワイヤボンディングにより投税出来るよう、接続パッド3はチップ2の外間部に配置されている。

このことは、接続パッド3ないし4の位置を研 約ずることになり、特にチップ2が火型になる場合、ボチップ円での配域引動しが多くなって面積 効果が低下し、熱も、チップ1を常にチップ2よ り大さくせねばならない問題がある。

(問題点を解決するための手段)

なお、前記事件は、可能能は照により数第二の ナップの当該性統パッド以外の部分と絶縁される ので、探第二のチップの内部を通しても問題ない。 (実施例)

以下本党明の一支福州を図により説明する。全版を通じ同一行号は同一対象物を示す。

第1 図(4-1) と(4-2) は不発明による Cn.p On Ch.p の接続を示した平面図と簡調面図、第1 図 (8) はその接続師の返火倒断面図である。

羽 1 図(A-1) 、 (A-2) のそれぞれは、従来の保 校を示した男 2 図(A-1) 、 (A-2) に対応する図で ある。即ち、1a はチップ 1 に対応する第一の半界 はチップ、2a はチップ 2 に対応する第二の事界は チップ、3a、4a はそれぞれ提級パッド 3 、 4 に対 応する接数パッドで、5a は使来の接続ワイヤ 5 の 代わりをする接続原体である。

接続パッド30と接続パッドロは、チッグ20をチップは上に搭載した際に互いに接続するパッド同 ごか上下方向で一身するように保護されており、 チップ2aに形成されている質値化をを通して接続 上記問題点は、一手面に第一の回路を有する記 一の半導体チップの競手面上に、段第一の半導体 チップに対向しない一工面に第二の回路を有する 第二の半導体チップが配設され、接第一の回路の 接続パッドと振第二の回路の接続パッドとが、段 第二のチップに形成され内面に指揮機を偏えた異 通孔を通して異体により接続されてなる本発明の 牛導体装置によって解伏される。

(作用)

116.

上配債底によれば、は米のワイヤギンティングが除去されるので、互いに接続される刑記第一と第二の回路の接続パッドは、原第二のチップの周辺部に配置されなくともその位置が答子ップの利記王面上において一致していればよいので、確接校パッドの位置に関する契約かは来より必少する。このことから、特に導第二のチップが大型である場合、その内での配替引回しを修改させて面積効率を上げることが可能になり、然も姿勢も無くアを軍第二のチップを軍第二のチップを

専体5aで樹続されている。

この後級部の辞職は第1階(B) の切くである。 チップ1aにおける図示されない第一の回路に設 けられた接板パッド3aは、例えばアルミンクム(A))上にチタン(i)だどのパリヤメタルが被覆され てなり、半呼体基板1aの上にある絶縁膜1c上に形 なされて、チップ2aとの質を絶縁する絶縁段1dに 周辺観か覆われている。

チップ2aは、接続パッド3aの露出部に対応する 位置に貫通孔をが形成され、図示されない第二の 回路に投げられた接続パッド4aは、関級パッド3a と同様に例えば41上に17などのパリケメクルが放 着されてなり、貫通孔を課に関孔40を設けて予存 体基板2bの上にある語は換2c上に形成されている。

賀遠礼 6 は、基版2いにアめ明けられた下孔60と 下孔60の内面に被索された絶縁額60とからなり、 もの円径に凡もの50~ 100×のである。下孔60に、 例えばレーサ大則別またはエッチングなどの万止 によって形成可能である。絶縁数86は、絶縁節20 と同じく例えば場段盤カラス(PSC) よたは二位に 2003-12-19 12:16

特開昭61-88546 (3)

ンリコン (5102) などからなり、厚さか凡モコロロ 付成で、例えばCVD注により絶縁級2cと一括に形広されたものである。

接続将体5aは、例えばはんだからなり、ナップ1a上にチップ2aを負わた後、接はんだのブリフォームを貫通孔 6 上に牧せ加熱して質通孔 6 円に混んさせ、接続パッド3aと接続パッド4aとを接続させたものである。様はんだは前記パリヤメタルに良く翻染むので、両パッド間の接続は超失なものである。

かくして、チップ13とチップ23との間の国路接続が形成される。

[発明の効果]

以上説明したように、不免明の構成によれば、 ナップ・オン・チップの単級体装置における両チップ間の回路投続師の位置に関する制約を従来より減少させることが出来て、特に上側チップか大型である場合、その円での配ね引適しを低級させ て施程効率を上げることが可能になり、終む下側ナップを上側チップより大きくする必要も無くな る効果かある。

4. 図血の新甲な説明 図面において、

第1図(A-1) と(A-2) は本発明によるチップ・3 ン・チップの接続を示した平面図と似断 面図、

第1図(8) はその接続部の拡大側断面図、

第2回(A-1) と(A-2) は従来のチップ・オン チップの接続を示した平面図と側断筋図である。

図甲において、

1 . 1a. 2 . 2a4

半界体チップ、 1b、2oに悪心、

lc. ld. 2cは純緑腴、 3、3a、4、4aほ

操機パッド、

40は4aの関孔、5は投続ワイケ、5aは投続導体。6は貫通孔。6aは6の下孔、6bは6の始録額、

をそれぞれ示す。

化理人 并理士 松坳宏四郎



